千兆集成网口电路要点
PHY 侧端接与偏置
R1-R8 各为 49.9Ω±1%，八条 MDI 线分别经电阻接 VBIAS；四路 PHY 侧中心抽头 CT_A-CT_D 同接 VBIAS。
每处保留就近旁路
C1-C4 靠近各对端接，C5-C8 分别靠近四路 CT；各以 10nF 从 VBIAS 旁路至 GND。同一电源网仍保留各处就近旁路。
TD 结构与四对数据
每路为 1:1 隔离变压器 + CMC。A/B/C/D 分别接 RJ45 的 1/2、3/6、4/5、7/8；四对线全部参与双向收发。
共模端接与屏蔽
四路线缆侧变压器 CT 各经 75Ω 汇入 BS，再经 CBS（1nF / HV）接 SHIELD；金属壳直接接 SHIELD。图示 Bob Smith 为 J1 内部电路。
适用范围
非 PoE；采用外置端接、CT 需偏置供电的电流型架构。VBIAS、最终旁路值和模块规格按选型核定；本图未设置 GND 与 SHIELD 的耦合网络。
千兆集成网口原理图怎么读
- VBIAS 同名端相连；实际电压按 PHY 原厂规定。
- C1-C8 均为旁路电容，10nF 为本参考架构取值。
- TD：隔离变压器 + CMC；线缆侧 CT 各经 75Ω 接 BS。
- 四对线全部用于收发；RJ45 的 4/5、7/8 不短接。
- 圆点 = 连接；跨线弧 = 不连接；绕组旁点 = 同名端。
- 虚线框内为 J1 内部电路；GND 与 SHIELD 分网。
相关沃虎器件（选型参考）
以上料号为本参考设计 PDF“产品图示”所列的沃虎器件，用于选型参考；最终型号须按 PHY 原厂资料与电路参数逐项复核。
器件设计理由与技术依据
| 器件 / 参数 | 数量与位置 | 设计理由 | 依据与页码 |
|---|---|---|---|
| U1 / 电流型 PHY | 1 个，J1 外 | 四对 MDI 均双向收发。本图限定为需要外置并联端接、且 PHY 侧 CT 需供电的架构。其余电源、时钟、复位和 MAC 接口按所选 PHY 补齐。 | TI E1 §8；Microchip E2 p2-4 |
| R1-R8 / 49.9Ω±1% | 8 颗，J1 外 | A 对 R1/R2；B 对 R3/R4；C 对 R5/R6；D 对 R7/R8。每条线各经一颗电阻接 VBIAS，构成该架构的端接与偏置；端接中点不接 GND。 | TI E1 p10 图8；Microchip E2 p2-3 |
| C1-C4 / 10nF | 4 颗，J1 外 | 依次对应 A/B/C/D 的端接中点，就近连接 VBIAS 与 GND，降低端接处偏置网络的高频阻抗。10nF 取自参考架构，不是所有 PHY 的统一规定。 | TI E1 p10 |
| C5-C8 / 10nF | 4 颗，J1 外 | 分别旁路 CT_A/CT_B/CT_C/CT_D。CT 直连 VBIAS，电容为对地并联支路；各处就近放置，不能仅因同名电源而默认合并为一颗。 | TI E1 p10 图8 |
| VBIAS / 偏置网 | 同名端相连 | 为八颗端接及四个 PHY 侧 CT 提供所需偏置。电压及允许上限按 PHY 确认；本图不固定为 3.3V，也不把该网当作电路地。 | TI E1 p10；Microchip E2 p2、4 |
| T_A-T_D / 1:1 | 4 路，J1 内 | 传输差分信号并隔离 PHY 与线缆。PHY 侧 CT 接 VBIAS；线缆侧 CT 引至各自的 75Ω。匝比为 1:1；电感、损耗、串扰及隔离条件须匹配 PHY。 | Microchip E2 p3-4；Microchip E4 p5 图3 |
| CMC_A-CMC_D | 4 路，J1 内 | 双绕组共模扼流圈串在线缆侧两条数据线上，与隔离变压器组成 TD 通道；用于抑制共模干扰。其差模插损及频率特性也须符合信号要求。 | Microchip E4 p4-5，图3 |
| TD / 四路磁性通道 | 4×T + 4×CMC | 本图 TD 指隔离变压器加共模扼流圈，不含自耦绕组。Bob Smith 从 CMC 之前的变压器线缆侧 CT 引出；PHY 侧 CT 与之保持隔离。 | Microchip E4 p5 图3；Microchip E2 p4 |
| RBA-RBD / 75Ω | 4 颗，J1 内 | 分别连接 T_A/T_B/T_C/T_D 的线缆侧 CT 与公共 BS。四路先各自经过 75Ω 后再汇合，形成共模端接；不得先将四个 CT 直接短接。外部不重复加装。 | Microchip E2 p4；Microchip E4 p5 图3 |
| CBS / 1nF，HV | 1 颗，J1 内 | BS 经电容交流耦合到 SHIELD，并隔断该支路直流。1nF 见 E1/E2；E1 示例为 3kV，E2 为 2kV。最终耐压及试验条件按模块核定，不能作为浪涌钳位器。 | TI E1 p11；Microchip E2 p4 |
| J1 / RJ45 与屏蔽壳 | 1 个集成模块 | A→1/2、B→3/6、C→4/5、D→7/8，均为数据对。SHELL 直接接 SHIELD；虚线边框表示器件归属。图示模块含四路 TD、75Ω 及 CBS，选型须逐项确认。 | Microchip E2 p4-5；Microchip E4 §3.8 |
| GND / SHIELD | 两个不同网络 | GND 为 PHY 电路地；CBS 的屏蔽侧与金属壳同接 SHIELD。本图不规定 GND、机壳和 PE 的整机关联，也未画额外 RC 耦合支路。 | TI E1 p11；Microchip E2 p5 |
原厂资料与采用范围
- E1 · Texas Instruments AN-1263 / SNLA056D，Rev. D，2013，p10-11。仅采用外置端接、CT 偏置和就近旁路；p14 的 TDA 图不作为本版 TD 结构依据。
- E2 · Microchip / SMSC LAN8810 QFN Schematic Checklist，Rev. B，2014，p2-5。交叉核对端接、CT 供电、线对映射、Bob Smith 与屏蔽。
- E3 · 裕太微 / Motorcomm 《YT8511 的应用说明》V1.2，p3，原厂署名公开转载。该文为电压型、片内端接，仅用于架构排除，不作为本图电流型接法依据。
- E4 · Microchip / Microsemi ENT-AN0098 / VPPD-01740，Rev.2.2，2018-06，正文 p4-5（PDF p6-7），图3。仅采用线缆侧双绕组 CMC 的 TD 结构及 CT 端接位置；PHY 侧 CT 供电仍按 E1/E2。
使用边界
本图为非 PoE 的 MDI 接口参考电路。实际 PHY 和 MagJack 选型后需复核参数、封装脚号及整机接地，并进行链路、MDI、EMC 和绝缘验证；本文件核查不替代硬件测试。
千兆集成网口电路常见问题
千兆电流型 PHY 的中心抽头要不要接 3.3V？
要接偏置，但不一定是 3.3V。本图四路 PHY 侧中心抽头（CT_A-CT_D）和八颗 49.9Ω 端接电阻都接 VBIAS，C5-C8 各以 10nF 就近旁路到 GND。VBIAS 的电压及允许上限须按所选 PHY 原厂资料确认，本图不固定为 3.3V，也不把 VBIAS 当作电路地。
49.9Ω 端接电阻的中点可以直接接地吗？
不可以。本图每条 MDI 线各经一颗 49.9Ω±1% 电阻接 VBIAS（A 对 R1/R2、B 对 R3/R4、C 对 R5/R6、D 对 R7/R8），端接中点不接 GND，由 C1-C4（10nF）就近从 VBIAS 旁路到 GND。该接法只适用于需要外置并联端接、CT 需供电的电流型架构。
C1-C8 都是 10nF、都接 VBIAS，能合并成一两颗吗？
不建议合并。C1-C4 靠近各对端接中点，C5-C8 分别靠近四路 CT，同一电源网仍保留各处就近旁路，不能仅因同名电源而默认合并为一颗。10nF 是本参考架构取值，不是所有 PHY 的统一规定，最终旁路值按选型核定。
用集成 RJ45 时，板上还要再加 Bob Smith 的 75Ω 和 1nF 吗？
本图外部不重复加装。图示 J1 集成模块内部含四路 TD、RBA-RBD（75Ω）和 CBS（1nF/HV）：四路线缆侧 CT 各经 75Ω 汇入 BS，再经 CBS 接 SHIELD，构成 Bob Smith 共模端接。但模块是否确实含这些元件及其耐压，须按所选模块规格逐项确认。
这里的 TD 磁性结构指什么？RJ45 的 4/5、7/8 要不要短接？
TD 指每路 1:1 隔离变压器加线缆侧双绕组共模扼流圈（CMC），不含自耦绕组；Bob Smith 从 CMC 之前的变压器线缆侧 CT 引出。1000BASE-T 四对线全部双向收发，A/B/C/D 分别接 RJ45 的 1/2、3/6、4/5、7/8，所以 4/5、7/8 不短接。
Reference design · PDF
下载参考设计 PDF
《1000BASE-T 集成式网络接口 & 电流型 PHY》 · D1.4 · 3 页
